1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60 | module test ( si, se, clk1, clk2, d1, d2, d3, q4 );
output q4 ;
input si ;
input se;
input clk1;
input clk2;
input d1 ;
input d2;
input d3;
wire n1;
wire n2;
wire n3;
wire n4;
wire n5;
wire n6;
wire n7;
SDFQ FF1 (
.Q ( q1 ) ,
.SE ( se ) ,
.D ( d1 ) ,
.SI ( si ) ,
.CP ( clk1 ) ) ;
SDFQ FF2 (
.Q ( q2 ) ,
.SE ( se ) ,
.D ( d2 ) ,
.SI ( si ) ,
.CP ( clk1 ) ) ;
SDFQ FF3 (
.Q ( q3 ) ,
.SE ( se ) ,
.D ( d3 ) ,
.SI ( si ) ,
.CP ( clk1 ) ) ;
SDFQ FF4 (
.Q ( q4 ) ,
.SE ( se ) ,
.D ( n5 ) ,
.SI ( si ) ,
.CP ( clk2 ) ) ;
IN1D INV1 (.ZN ( n1 ) , .I ( q1 ) ) ;
IN1D INV2 (.ZN ( n2 ) , .I ( n1 ) ) ;
AN2D AN21 (.Z ( n3 ), .A1 ( n2 ), .A2 ( n7 ) ) ;
IN1D INV3 (.ZN ( n4 ) , .I ( n3 ) ) ;
IN1D INV4 (.ZN ( n5 ) , .I ( n4) ) ;
OR2D OR21 (.A2 ( q2 ) , .A1 ( n1 ) , .Z ( n6 ) ) ;
ND2D ND21 (.ZN ( n7 ) , .A2 ( n6 ) , .A1 ( q3 ) ) ;
endmodule
|